半导体工业的持续发展，带来了“超大规模集成电路”（VLSI）集成度的不断提高。为了跟上集成度的不断提高，设计工程师开发出了处理日益复杂芯片的新方法和新技术。“片上系统”（SoC）设计就是新方法之一，来自自身或第三方的预制模块（往往称作IP块、IP核或虚拟器件）组合到同一芯片上（见图1）。
这些可重用的IP核包括：嵌入式微处理器、存储器、接口、模拟部件以及专用组件。相应的软件模块也是可重用的，包括实时操作系统和内核、库函数和设备驱动程序。
使用这种SoC/IP的设计方法极大地提高了生产率。SoC设计人员的职责不是实现单个功能组件，而是在较短时间内将这些功能组件集成到芯片上、实现复杂的功能。
这个集成过程包括将IP核连接到通信网络中、实现“面向测试的设计”（DFT）以及采取措施确保整个系统设计。如果系统结构允许快速生成派生设计，那么就会更大幅度地提高生产效率。
过去，SoC的概念仅限于越来越高的集成度。也就是说，SoC被视为将一个多芯片“板上系统”(SoB)移植到包含数字逻辑、存储器、模拟和混合信号处理单元、射频模块的单芯片之内。这么做的主要原因在于降低功耗、降低尺寸、降低成本。根据摩尔定律（该定律预言芯片内集成的晶体管数量每隔18-24个月就会翻一番），芯片内集成越来越多的功能是发展趋势。为了跟上该趋势，设计能力也要随之提高。因此， 今天SoC的概念不仅包含着器件集成度的提高，还包含着设计可重用性的提高。
在行业内部，任何模式改变的最终推手是设计总成本。今天，一片内含5千万晶体管的芯片的成本在2–3千万美元，包括工程资源和工具成本（生产过程需要的掩模）。如今，掩模成本占总成本的10%；假如有多个设计工作需要多套新型掩模的话，上述百分比可能会变得更加可观。此外，推动SoC发展的其它因素还有低功耗、小尺寸。这些因素是高集成度带来的副产品。
随着近年来SoC设计量的增加，它已经成为了推动集成电路产业多项改进的动力。SoC推动着行业标准的开发和使用。例如，总线标准、总线接口标准、IP交换格式标准、文档标准、IP保护和追踪标准和测试封装标准都已经开发出来了。SoC还促进供应商改进可重用IP核的质量。
多年来，市场上销售的IP核质量问题以及围绕着授权许可产生的经济和法律问题，限制着第三方IP产业的发展。如今，授权许可过程有了改进，IP核的整体质量水平也提高到“星级IP”的出现。SoC带来的另一个效应是——允许设计开发人员进行系统级移植，从而解决软硬件协同设计的问题（图2）。软件设计和硬件设计曾经是分开和独立进行的。因为SoC组件都可视为商品，所以现在可以通盘考虑上述问题。
SoC的另一个竞争者是“封装内系统”（SiP）——多个独立芯片被封装在使用共同二维（三维）基底的系统内。SiP 最适合于将多种不同技术集成起来，单芯片集成的难度太大或者成本太高。实际上，SoC、SiP和SoB之间的关系并非直接的竞争对手，而是基于成本（包含研发成本和生产成本）、功耗、可测试性、上市时间和封装的权衡。对于给定产品，关键在于判定哪一种才是最优方案。
