第十单元 仪器与测量 10.2 信号完整性

        信号完整性的重要性
       对任意一台性能优良的示波器而言。其“准确重建波形”（称为“信号完整性”）的能力都是关键。示波器很像照相机——捕获信号图像以供人们观测和解释。信号完整性有如下两个核心问题：
       ·获取的影像是现场的准确反映吗？图像清晰、还是模糊？
       ·每秒钟可以获得多少张精确图像？
       以上两点就构成了示波器能够提供的最好的信号完整性指标。探头也会影响测量系统的信号完整器。
       信号完整性影响着许多电子设计领域。但在几年之前，它对数字设计者还不是太大的问题。设计者们可以信任其逻辑设计会依照布尔电路工作。噪声和不确定信号是高速设计才会出现的问题——射频设计者担心的问题。数字系统切换速度慢，信号稳定过程可以预测。
       处理器时钟速率提高了几个数量级。3D图形、视频和服务器输入输出等计算机应用需要大带宽。今天大量的电信设备是数字技术的，也需要大量带宽。数字高清晰度电视也是这样。当今的微处理器处理数据的速率可达2GS/s、3GS/s甚至高达5GS/s；某些存储器件时钟可达400MHz，信号上升时间200ps。
       重要的是“提速”已经出现在用于汽车、录像机、机器控制器等普通集成电路中。工作在20MHz时钟速率的处理器也会拥有和800MHz处理器相同的信号上升时间。设计者们已经跨越了这样一个性能门槛——实际上，几乎每个设计都是高速设计。
       如果不采用预防措施，常规数字设计中也会出现高速问题。假如某个电路发生间歇性故障，或者在电压、温度极限处出现错误，很有可能存在信号完整性问题。这些问题会影响上市时间、产品可靠性、电磁兼容等。

       信号完整性何以成为问题？
       我们看一下今日数字设计信号质量下降的一些原因。为什么这些原因比过去普遍的多呢？
       答案是速度。在过去慢速时代，保障信号完整性要注意时钟分配、信号通路设计、噪声容限、负载效应、传输线效应、总线端接、解耦和电源分配等细节。所有这些规则都起作用，不过……
       总线周期比20年前要快1000倍！曾经用微秒计量的事件现在要用纳秒计量，为了获得这种进步，边沿速度也已加速至20年前的100倍。
       这种进步非常好；不过，一些现实条件使得电路板技术无法跟上这种进步的速度，芯片内部总线的传播时间在几十年当中几乎没有改变。几何尺寸确实缩小了，可仍旧需要提供电路板作为放置芯片、连接器、无源器件、总线走线的空间。电路板加大了距离，距离意味着时间，而时间是速度的大敌，
       要记住：数字信号的边沿速度（上升时间）携带着比其重复速率包含的更高频率分量。因此，有些设计者专门寻找上升时间较慢的IC器件。
       分立电路模型一直是大多数用于预测信号行为的计算之基础。当边沿速度超过信号信道延迟的4～6倍时，简单的分立电路模型不再适用。
       当边沿速率低于4～6纳秒的信号驱动时，电路板上6英寸上的迹线就成为传输线；而不论周期速率的大小。实际上，新的信号通路产生了。在原理图上看不到这些连接；然而，这些连接提供了信号相互影响（以不可预知方式）的途径。与此同时，设计好的信号通路并不按照预期方式工作。和上面描述的信号走线一样，地平面和电源平面也表现出电感性质而成为传输线；电源解耦的作用非常小。因为快速的边沿产生更短的（相对于总线长度）波长，电磁干扰”增加了，串扰也增大了。
       此外，边沿速度快一般需要更大电流才能驱动。电流大会导致“地弹”，尤其在多路信号同时切换的总线上。大电流也会增大磁能的辐射量，以及串扰。

       以模拟视角看待数字信号
       这一切特征的共同点是什么？它们都是典型的模拟现象。为了解决信号完整性问题，数字设计者需要走进模拟领域。为了迈出这一步，就需要能够显示数字信号和模拟信号相互作用的工具。
       数字错误往往有其模拟信号完整性问题的根源。为了查出出错原因，往往需要求助于示波器；示波器可以显示波形细节、边沿和噪声，还可以检测和显示暂态波形，还能帮你精确测量建立时间、保持时间等时序关系。
       理解示波器各部分之功能以及掌握如何使用它们将有助于有效利用示波器解决特定的测量问题。