目    录__eol__第1章  绪论	1__eol__1.1  数字信号处理概述	1__eol__1.2  数字信号处理系统实现方法	6__eol__1.2.1  ASIC集成电路	6__eol__1.2.2  DSP数字信号处理器	6__eol__1.2.3  FPGA	7__eol__1.2.4  其他数字信号处理器	7__eol__1.2.5  常用数字信号处理系统优缺点比较	8__eol__1.3  数字信号处理芯片发展历程	8__eol__1.3.1  ASIC芯片发展	8__eol__1.3.2  DSP芯片发展	8__eol__1.3.3  FPGA的发展	11__eol__1.4  数字信号处理的应用	11__eol__第2章  DSP实时处理与数制表示	12__eol__2.1  数字信号处理系统概述	12__eol__2.2  数字模拟转换	16__eol__2.2.1  定点数	16__eol__2.2.2  浮点数	25__eol__2.2.3  ADC采样中的数值量化	30__eol__2.2.4  DAC重构过程	31__eol__2.3  实时信号处理	32__eol__2.3.1  数据流处理方法	32__eol__2.3.2  数据流处理	33__eol__2.3.3  数据块处理	33__eol__2.4  DSP的处理速度	35__eol__2.4.1  DSP执行程序时间估计方法	35__eol__2.4.2  DSP性能指标	37__eol__第3章  DSP处理结构与数据传输	39__eol__3.1  硬件乘法器和乘加单元	39__eol__3.2  零开销循环	40__eol__3.3  环形buffer	45__eol__3.4  码位倒序	48__eol__3.5  哈佛结构	50__eol__3.6  流水线技术	53__eol__3.7  超标量与超长指令字处理器	66__eol__3.7.1  超标量处理器	67__eol__3.7.2  超长指令字（VLIW）处理器	68__eol__3.7.3  超标量与超长指令字（VLIW）的区别	70__eol__3.8  多核处理器简介	70__eol__3.9  CPU和DSP比较	71__eol__3.10  DSP的传输速度	73__eol__3.10.1  DMA控制技术	73__eol__3.10.2  DMA控制器与传输操作	74__eol__3.11  总结	77__eol__第4章  DSP芯片构成与开发流程	79__eol__4.1  DSP芯片的基本结构	79__eol__4.1.1  典型TMS320C6678的基本结构	79__eol__4.1.2  TMS320C6678常用引脚分类	83__eol__4.1.3  TMS320C6678算法处理性能	84__eol__4.2  DSP中数据传输和处理方法	85__eol__4.2.1  TMS320C6000高效数据访问与传输方法	85__eol__4.2.2  TMS320C6000中数据处理方法的优化	106__eol__4.3  DSP系统常用的编程和控制方法	112__eol__4.3.1  TMS320C6678中CMD文件的编写	113__eol__4.3.2  TMS320C6678中系统初始化	120__eol__4.4  DSP的中断配置与使用	126__eol__4.4.1  TI C6000 DSP的基本中断机制	126__eol__4.4.2  TMS320C6678的中断控制结构与配置方法	131__eol__4.5  DSP系统开发环境与调试工具	137__eol__4.5.1  CCSv5开发平台	137__eol__4.5.2  DSP/BIOS的使用	143__eol__4.5.3  系统分析和测试工具	153__eol__第5章  多芯片互连与高速串行I/O应用	156__eol__5.1  并行处理系统互连结构	156__eol__5.2  DSP并行处理系统中常用的互连结构	157__eol__5.2.1  利用外部存储器接口组成并行结构	157__eol__5.2.2  ADI公司多处理器并行结构	158__eol__5.2.3  TI公司多处理器并行结构	159__eol__5.3  DSP互连技术总结	161__eol__5.4  高速串行I/O发展过程	162__eol__5.5  RapidIO互连技术与应用	167__eol__5.5.1  RapidIO技术简介	167__eol__5.5.2  FPGA中RapidIO设计	170__eol__5.5.3  DSP中RapidIO应用	174__eol__5.6  PCIe互连技术与应用	176__eol__5.6.1  PCIe技术简介	177__eol__5.6.2  FPGA中PCIe设计	181__eol__5.6.3  DSP中PCIe设计	186__eol__5.7  SRIO和PCIe互连技术比较	188__eol__第6章  实时信号处理系统	190__eol__6.1  实时信号处理机的基本结构	190__eol__6.2  高性能实时信号处理机系统设计	191__eol__6.2.1  FPGA功能设计	192__eol__6.2.2  DSP功能设计	193__eol__6.2.3  系统通信接口设计	195__eol__6.3  电源及时钟电路设计	197__eol__6.3.1  电源设计	197__eol__6.3.2  系统时钟设计	199__eol__6.4  硬件电路设计	206__eol__6.4.1  整体布局布线	206__eol__6.4.2  PCB布局	206__eol__6.5  系统功能调试	207__eol__6.5.1  系统电源调试	207__eol__6.5.2  系统时钟调试	213__eol__6.5.3  系统FPGA功能调试	217__eol__6.5.4  系统DSP功能调试	220__eol__6.6  系统性能	229__eol__第7章  FPGA在实时处理中的应用	230__eol__7.1  系统概述	230__eol__7.2  FPGA对ADC采样控制	232__eol__7.3  基于FPGA的正交采样和数字下变频	234__eol__7.4  脉冲压缩模块	239__eol__7.5  FPGA之间数据传输互连接口设计	243__eol__7.6  FPGA与DSP之间互连接口设计	245__eol__7.6.1  FPGA与DSP之间SRIO接口设计	245__eol__7.6.2  FPGA与DSP之间PCIe接口设计	247__eol__7.6.3  FPGA与DSP之间EMIF接口设计	248__eol__第8章  DSP在雷达信号处理中的应用	252__eol__8.1  TMS320C6678信号处理系统硬件结构	252__eol__8.2  TMS320C6678信号处理流程程序设计	253__eol__8.2.1  中断向量表及CMD文件编写	254__eol__8.2.2  系统初始化	260__eol__8.2.3  多核启动	261__eol__8.2.4  从FPGA中获取指令参数和脉冲压缩数据	261__eol__8.2.5  数据处理	262__eol__8.3  系统中不同处理器间的数据传输	275__eol__8.3.1  DSP与FPGA之间的数据通信	275__eol__8.3.2  DSP间高速串行口数据通信	282__eol__第9章  多核DSP在实时处理中的应用	285__eol__9.1  Keystone多核架构	285__eol__9.1.1  IPC核间通信	285__eol__9.1.2  多核导航器	289__eol__9.2  多核程序设计	291__eol__9.2.1  多核一致性	291__eol__9.2.2  MCSDK多核开发	297__eol__9.3  多核信号处理	297__eol__9.3.1  多核大数FFT算法	298__eol__9.3.2  多核大数FFT任务分配	298__eol__9.3.3  多核大数FFT性能比较	301__eol__第10章  多核/众核DSP系统结构与开发应用	302__eol__10.1  概述	302__eol__10.2  NVIDIA GPU Fermi GTX470的LFM-PD处理系统	302__eol__10.2.1  Fermi GPU的硬件结构	304__eol__10.2.2  Fermi GPU的软件编程	307__eol__10.3  PD-LFM算法的GPU实现	308__eol__10.3.1  CPU-GPU的数据传输与内存分配	309__eol__10.3.2  GPU中的FFT与IFFT	309__eol__10.3.3  GPU中的匹配滤波、加窗与求模	311__eol__10.3.4  GPU中的矩阵转置	312__eol__10.3.5  GPU中的CFAR操作	313__eol__10.4  众核处理器Tile64	313__eol__10.4.1  Tile64众核处理器架构	314__eol__10.4.2  基于Tile64的LFM-PD处理解决方案	315__eol__参考文献	317