华信教育资源网
基于Cadence的信号和电源完整性设计与分析
作   译   者:周润景,王洪艳 出 版 日 期:2017-01-01
出   版   社:电子工业出版社 维   护   人:蒋燕 
书   代   号:TN304960 I S B N:9787121304965

图书简介:

本书主要介绍信号完整性和电源完整性的基础理论和设计方法,结合实例详细介绍了如何在Cadence Allegro Sigrity仿真平台完成相关仿真并分析结果。同时,在常见的数字信号高速电路设计方面,本书详细介绍了高速并行...
定价 88.0

关注公众号

关注微博

您的专属联系人更多
联系人:蒋燕
电话:88254451
邮箱:jiangy@phei.com.cn
关注 评论(3) 分享
配套资源 图书内容 样章/电子教材 图书评价
  • 配 套 资 源
  • 图 书 内 容

    图书详情

    ISBN:9787121304965

    开 本:16开

    印 张:32.75

    版 次:01-01

    页 数:524

    字 数:835.0

    内容简介

    本书主要介绍信号完整性和电源完整性的基础理论和设计方法,结合实例详细介绍了如何在Cadence Allegro Sigrity仿真平台完成相关仿真并分析结果。同时,在常见的数字信号高速电路设计方面,本书详细介绍了高速并行总线DDR3和高速串行总线PCIE、SFP+传输的特点,以及运用Cadence Allegro Sigrity仿真平台的分析流程和方法。本书特点是理论和实例相结合,并且基于Cadence Allegro Sigrity的ASI 16.64以及Sigrity 2015仿真平台,使读者可以在软件的实际操作过程中理解各方面的高速电路设计理念,同时熟悉仿真工具和分析流程,发现相关的问题并运用类似的设计、仿真方法去解决。

    本书目录

    第1章  信号完整性
    1.1  信号完整性的要求以及问题的产生
    1.1.1  信号完整性的要求
    1.1.2  信号完整性问题产生的原因
    1.2  信号完整性问题的分类
    1.2.1  反射
    1.2.2  串扰
    1.2.3  轨道塌陷
    1.2.4  电磁干扰
    1.3  传输线基础理论
    1.3.1  传输线
    1.3.2  特性阻抗的计算
    1.3.3  传输线的分类
    1.3.4  传输线效应
    1.3.5  避免传输线效应的方法
    1.4  端接电阻匹配方式
    1.4.1  并联终端匹配
    1.4.2  串联终端匹配
    1.4.3  戴维南终端匹配
    1.4.4  AC终端匹配
    1.4.5  肖特基二极管终端匹配
    1.4.6  多负载的端接
    1.5  仿真模型
    1.5.1  IBIS模型
    1.5.2  验证IBIS模型
    1.6  S参数
    1.6.1  集总电路和分布电路
    1.6.2  S参数的作用、由来和含义
    1.6.3  S参数在电路仿真中的应用
    1.6.4  S参数的优缺点
    1.7  电磁场求解方法
    1.7.1  2D求解器
    1.7.2  2.5D求解器
    1.7.3  3D求解器
    1.8  信号完整性仿真分析
    1.8.1  反射理论及其仿真分析
    1.8.2  串扰理论及其仿真分析
    1.8.3  时序分析
    1.9  本章小结
    第2章  电源完整性
    2.1  电源完整性的重要性
    2.2  技术趋势
    2.3  电源分布系统(PDS)
    2.3.1  PDS设计的关键
    2.3.2  目标阻抗
    2.3.3  电压调节模块(VRM)
    2.3.4  去耦电容器
    2.3.5  电源平面
    2.4  电源系统的噪声来源
    2.4.1  开关噪声
    2.4.2  共模噪声
    2.4.3  电源噪声
    2.5  Cadence PI设计方法与步骤
    2.6  单节点仿真
    2.6.1  设计目标
    2.6.2  创建新PCB文件
    2.6.3  启动电源完整性设置向导
    2.6.4  导入PCB参数
    2.6.5  设置仿真参数
    2.6.6  摆放电压调节模块
    2.6.7  选择电容器满足目标阻抗
    2.7  多节点仿真
    2.7.1  学习目标
    2.7.2  打开PCB文件
    2.7.3  初始多节点分析
    2.7.4  去耦电容器布局
    2.7.5  多节点仿真和分析
    2.8  直流分析 (DC Analyze)
    2.9  交流分析(AC Analysis)
    2.10  谐振分析
    2.10.1  串联谐振
    2.10.2  并联谐振
    2.11  PDS阻抗分析
    2.12  本章小结
    第3章  高速时钟系统设计
    3.1  共同时钟系统
    3.1.1  共同时钟数据建立时序分析
    3.1.2  共同时钟数据保持时序分析
    3.2  源同步时钟系统
    3.2.1  源同步时钟数据建立时序分析
    3.2.2  源同步时钟数据保持时序分析
    3.3  DDR3时序分析
    3.3.1  DDR3时序指标
    3.3.2  Cadence分析
    3.3.3  Speed 2000分析
    3.3.4  两种仿真流程的分析比较
    3.3.5  实际测试
    3.4  本章小结
    第4章  DDR3并行总线仿真
    4.1  高速DDRX总线概述
    4.1.1  DDR发展
    4.1.2  Bank和Rank
    4.1.3  接口电平
    4.1.4  ODT
    4.1.5  Slew Rate Derating
    4.1.6  Write Leveling
    4.1.7  DDR3的新功能
    4.2  开发板简介
    4.3  板载 DDR3的特点
    4.4  Cadence仿真
    4.4.1  仿真前的准备工作
    4.4.2  数据总线的仿真分析
    4.4.3  数据选通信号的仿真分析
    4.4.4  地址总线的仿真分析
    4.4.5  小结
    4.5  布线后仿真
    4.5.1  DDR3参数提取
    4.5.2  DDR3信号完整性仿真
    4.5.3  DDR3电源完整性仿真
    4.5.4  小结
    4.6  DDR3 SSN分析
    4.6.1  使能DDR Simulation
    4.6.2  设置 Mesh
    4.6.3  设置 Bus Groups
    4.6.4  设置 Controller Model
    4.6.5  设置 Memory Model
    4.6.6  设置 Write仿真选项
    4.6.7  设置 Read仿真选项
    4.6.8  生成报告
    4.6.9  小结
    4.7  DDR3并行总线的布线规范总结
    4.8  本章小结
    第5章  PCIE串行总线仿真
    5.1  常见高速串行总线标准一览
    5.2  串行总线结构的基本要素
    5.3  PCIE仿真
    5.3.1  板载PCIE简介
    5.3.2  PCIE参数提取
    5.3.3  PCIE信号完整性仿真
    5.3.4  PCIE电源完整性仿真
    5.4  PCIE的仿真、实测对比
    5.5  本章总结
    第6章  SFP+串行总线仿真
    6.1  SFP+简介
    6.2  差分通道建模
    6.2.1  提取SFP+无源通道 
    6.2.2  生成3D仿真端口 
    6.2.3  差分对的3DFEM仿真
    6.3  通道仿真 
    6.4  SFP+规范仿真
    6.5  仿真与实测对比
    6.6  电源完整性仿真
    6.6.1  SFP+电源介绍
    6.6.2  直流压降分析
    6.6.3  平面谐振分析
    6.7  本章小结
    第7章  PCB的板级电热耦合分析
    7.1  电热耦合概述
    7.1.1  电热耦合研究背景与意义
    7.1.2  电热耦合研究现状
    7.2  热路基础理论
    7.2.1  传热学基本原理
    7.2.2  热路的热阻、热容提取
    7.2.3  热路与电路的等效
    7.2.4  边界条件的热路建模
    7.3  电热耦合方法
    7.3.1  电与热的关系
    7.3.2  电热分布方程求解
    7.4  电热耦合分析
    7.4.1  电热耦合分析流程
    7.4.2  实验分析设计
    7.4.3  实验步骤
    7.5  实验结果分析
    7.5.1  热路对电路的影响
    7.5.2  电路对热路的影响
    7.6  本章小结
    参考文献
    展开

    前     言

    序言 自从Intel公司联合创始人戈登·摩尔(Gorden Moore)于1965年提出摩尔定律以来,在过去的五十年里,计算机的CPU性能基本按照“晶体管数量每两年就翻一番”的速度迅猛发展。可以说摩尔定律更清晰地定义了当代科技的发展速度,推动了整个科技行业的发展,帮助工程师持续优化电子产品,提高人们的生活品质。摩尔日前表示:“我没有看见其他任何领域能在如此长的时间里保持指数式增长。对我来说,互联网的发展令人惊叹,这将带来一个充满机会的新世界。” 可穿戴设备、物联网、车联网、智能家居、移动医疗、云计算、大数据以及互联网领域的持续创新,给人们的生活带来了日新月异的变化,智能手表、无人机、无人驾驶汽车等已经不断问世。 计算机领域的高性能CPU工艺制程仍在不断进步,截至上一季度末,Intel公司有半数的芯片出货量都采用了新的14nm工艺,取代了之前的22nm工艺。 智能手机和平板电脑领域的ARM处理器正以体积小、低功耗、低成本、高性能赢得了超过99%的用户,ARM最新发布的64位处理器采用了16nm的工艺制程。 并行总线方面,最新一代DDR4内存产品从2014年年底开始陆续问世,DDR4在采用了3DS堆叠封装技术后,单条内存的最大容量可以达到128GB,为DDR3的8倍;电压方面,电压从DDR3的1.5V降低至DDR4的1.2V,移动版的LPDDR4电压只有1.1V;频率方面,DDR4工作频率提升到2400~3200MHz。 串行总线方面,目前的PCIe 3.0传输速率已达到了8Gbps,下一代速率为16Gbps的PCIe 4.0标准将于2016年正式发布,而更快速率的25Gbps以太网标准也在制定中。 越来越高的工作频率和传输速率、越来越低的芯片功耗和供电电压,对EDA行业的设计和仿真技术都提出了更大的挑战。更精准更高效的全三维仿真、芯片-PCB协同仿真以及串并行通道的协议仿真技术已成为近年来EDA仿真发展的新趋势。 Cadence公司最新的Sigrity 2015产品针对电子行业发展的最新趋势和需求,结合多项专利技术提供了IC芯片、封装和PCB板级的各种SI/PI/EMI仿真工具。 本书深入浅出、图文并茂、理论联系实际,采用Cadence的各种常见仿真工具对板级的SI/PI问题进行了详细的仿真分析和探讨,是一本非常实用的高速电路设计和仿真参考书。 上海铿腾电子科技有限公司资深应用工程师胡劲松2015年5月 前言 目前PCB系统中最典型的电性能分析主要包括信号完整性(Signal Integrity,SI)、电源完整性(Power Integrity,PI)和电磁兼容三大方向。电磁兼容的研究已经有很多年了,而SI和PI的研究在近几年取得了突飞猛进的发展,因为越来越多的人逐渐意识到高速设计对PCB和系统设计带来的挑战。今天,在芯片封装或PCB设计和调试的各个阶段,不管是在国外还是国内,在半导体、芯片封装、计算机、通信、消费电子、航空航天和国防等各个领域,人们对SI和PI的设计流程和分析验证都显得格外重视。 SI是表示信号质量在传输后仍然保持正确的一种特性,主要是将信号从芯片内忠实地、以最短的时间发送到接收端。传统SI分析包括分析信号的插入损耗、回波损耗,信号传输的眼图、抖动、串扰、浴盆曲线和误码率等。PI是表示电源质量在传输后仍然保持正确的一种特性,主要是为芯片内的有源器件提供一个干净的参考电压。传统的PI分析包括分析电源本身的频域谐振、时域噪声和去耦电容的放置等。一直以来,由于技术水平和软件支持等方面的原因,许多关于SI/PI方面的研究都是孤立的,即研究SI时会假设其电源是理想的,研究PI时也不考虑信号翻转的影响。如果系统频率比较低,这样的假设可能问题不大,但当频率逐渐提高后,忽略两者之间的影响就会带来诸多方面的问题。 Cadence公司致力于全球电子设计技术创新,并在当今集成电路设计和电子产品设计中发挥了核心作用。采用Cadence软件来设计和验证消费电子产品、网络和通信设备,以及计算机系统中的尖端半导体器件、PCB等,已越来越成为业界的潮流。Cadence公司的电子设计自动化(Electronic Design Automation,EDA)产品涵盖了电子设计的整个流程,包括系统级设计,功能验证,IC综合及布局布线,模拟、混合信号及射频IC设计,全定制集成电路设计,IC物理验证,PCB设计和硬件建模仿真等。Cadence公司还提供详细的技术支持,帮助客户优化其设计流程;同时提供设计外包服务,协助客户进入新的市场领域。如今,全球知名半导体与电子系统公司均将Cadence软件作为其设计的标准工具软件。 基于以上的认识,我们对本书各章节做了相应的安排。本书具有如下特点。 理论与软件操作相结合:将信号完整性及电源完整性理论分析研究与Cadence软件的信号完整性工具及电源完整性工具(Cadence Allegro Sigrity)相结合,对高速电路设计中存在的信号完整性问题和电源完整性问题进行了分析和研究,并提出了相应的解决方法。 与设计实例相结合:本书结合了Altera公司的STRATIX GX开发板、DDR板卡与STRATIX GX开发板的互联系统、PCI-E板卡等设计实例,对其中的信号完整性和电源完整性问题进行了分析与研究,使读者在掌握理论与软件操作的同时,最终将其应用到实际设计中。 具有系统性与独立性:本书基本上涵盖了高速电路板设计中信号完整性与电源完整性分析的基本问题,既可以把本书作为教材来系统地学习,同时也可以将其当作工具书有针对性地阅读其中的某一章或某几章,从而适合不同层次、不同水平的读者阅读。 本书主要分为信号完整性分析与电源完整性分析两大部分,每部分又可分为基础理论与软件操作。本书共7章,其中第4章中DDR3的仿真内容由王洪艳进行验证并编写,其余章节由周润景编写,全书由周润景统稿。参加本书编写的还有姜攀、托亚、贾雯、蒋诗俊、何茹、张晨、李志、刘艳珍、刘白灵、韩亦俍、樊宇、张大山、张红敏。 本书的出版得到了上海铿腾电子科技有限公司资深应用工程师胡劲松先生和电子工业出版社张剑先生的大力支持,也有很多读者提出了宝贵的意见,在此一并表示感谢! 本书得到国家自然科学基金的支持(高速数字系统的信号与电源完整性联合分析及优化设计,项目批准号:61161001,2012.1—2015.12),在此表示感谢! 本书对高速电路设计人员以及高等学校相关专业的师生有很好的使用价值与参考意义,对提高我国高速电路的设计水平将发挥积极的作用。由于Cadence 公司Sigrity的仿真工具功能非常强大,不可能通过一本书给出全部内容的详尽介绍,加上时间与水平有限,不妥之处还望指正。 编著者 展开

    作者简介

    本书暂无作者简介
  • 样 章 试 读 电子教材
    本书暂无样章试读!
  • 图 书 评 价我要评论
华信教育资源网